資料詳細

  • 1 件中、 1 件目

[ 和図書 ] VHDL,Verilog,AHDLによるデジタルシステム設計

原田 豊／著 -- 丸善 -- 2003.3 --

所蔵

所蔵は 1 件です。

所蔵館 所蔵場所 資料区分 請求記号 資料コード 所蔵状態 資料の利用
配架日 協力貸出 利用状況 返却予定日 資料取扱 予約数 付録注記 備考
中央 書庫 一般図書 /549.7/5026/2003 5006401964 Digital BookShelf
2003/04/30 可能 利用可   0
Eメールによる郵送複写申込みは、「東京都在住」の登録利用者の方が対象です。

ページの先頭へ

資料詳細 閉じる

ISBN 4-621-07164-5
タイトル VHDL,Verilog,AHDLによるデジタルシステム設計
タイトルカナ ヴイエイチディーエル ヴェリログ エーエイチディーエル ニ ヨル デジタル システム セッケイ
著者名 原田 豊 ／著
著者名典拠番号

110002962030000

出版地 東京
出版者 丸善
出版者カナ マルゼン
出版年 2003.3
ページ数 180p
大きさ 26cm
累積注記 コード索引付
一般注記 コード索引付
価格 ¥3400
内容紹介 ハードウェア記述言語VHDL、Verilog、AHDLによるデジタルシステム設計のガイドブック。3言語の違いを徹底解説し初心者向けに丁寧に解説。演習プログラムも複数収録する。
一般件名 集積回路
一般件名カナ シュウセキカイロ
一般件名 集積回路
一般件名カナ シュウセキ カイロ
一般件名典拠番号

510919900000000

分類：都立NDC10版 549.7
資料情報1 『VHDL,Verilog,AHDLによるデジタルシステム設計』　原田 豊／著 　丸善　2003.3（所蔵館：中央　 請求記号：/549.7/5026/2003　 資料コード：5006401964）
URL https://catalog.library.metro.tokyo.lg.jp/winj/opac/switch-detail.do?lang=ja&bibid=1105841849

ページの先頭へ