資料詳細

[ 和図書 ] VHDL,Verilog,AHDLによるデジタルシステム設計

原田豊／著 -- 丸善 -- 2003.3 --

所蔵

所蔵は 1 件です。

Eメールによる郵送複写申込みは、「東京都在住」の登録利用者の方が対象です。

ISBN	4-621-07164-5
タイトル	VHDL,Verilog,AHDLによるデジタルシステム設計
タイトルカナ	ヴイエイチディーエルヴェリログエーエイチディーエルニヨルデジタルシステムセッケイ
著者名	原田豊／著
著者名典拠番号	110002962030000
出版地	東京
出版者	丸善
出版者カナ	マルゼン
出版年	2003.3
ページ数	180p
大きさ	26cm
累積注記	コード索引付
一般注記	コード索引付
価格	¥3400
内容紹介	ハードウェア記述言語VHDL、Verilog、AHDLによるデジタルシステム設計のガイドブック。3言語の違いを徹底解説し初心者向けに丁寧に解説。演習プログラムも複数収録する。
一般件名	集積回路
一般件名カナ	シュウセキカイロ
一般件名	集積回路
一般件名カナ	シュウセキカイロ
一般件名典拠番号	510919900000000
分類：都立NDC10版	549.7
資料情報1	『VHDL,Verilog,AHDLによるデジタルシステム設計』　原田豊／著　丸善　2003.3（所蔵館：中央　請求記号：/549.7/5026/2003　資料コード：5006401964）
URL	https://catalog.library.metro.tokyo.lg.jp/winj/opac/switch-detail.do?lang=ja&bibid=1105841849