資料詳細

  • 1 件中、 1 件目

[ 和図書 ] Verilog HDLによるシステム開発と設計

高橋 隆一／著 -- 共立出版 -- 2008.11 --

所蔵

所蔵は 1 件です。

所蔵館 所蔵場所 資料区分 請求記号 資料コード 所蔵状態 資料の利用
配架日 協力貸出 利用状況 返却予定日 資料取扱 予約数 付録注記 備考
中央 書庫 一般図書 /549.7/5065/2008 5015984300 Digital BookShelf
2009/01/20 可能 利用可   0

Eメールによる郵送複写申込みは、「東京都在住」の登録利用者の方が対象です。

    • 統合検索
      都内図書館の所蔵を
      横断検索します。       類似資料 AI Shelf
      この資料に類似した資料を
      AIが紹介します。

ページの先頭へ

資料詳細 閉じる

ISBN 4-320-12222-2
ISBN13桁 978-4-320-12222-2
タイトル Verilog HDLによるシステム開発と設計
タイトルカナ ヴェリログ エイチディーエル ニ ヨル システム カイハツ ト セッケイ
著者名 高橋 隆一 ／著
著者名典拠番号

110005402480000

出版地 東京
出版者 共立出版
出版者カナ キョウリツ シュッパン
出版年 2008.11
ページ数 4, 144p
大きさ 26cm
価格 ¥2900
内容紹介 Verilog HDLを使用して、コンピュータの仕組みと設計方法の基本を解説。静的オートマトン記述(SSMD)に必要十分なVerilog HDL、命令解釈実行サイクルの記述、パイプライン化、設計検証などを詳述。
書誌・年譜・年表 文献:章末
一般件名 集積回路
一般件名カナ シュウセキカイロ
一般件名 集積回路 , プログラミング(コンピュータ)
一般件名カナ シュウセキ カイロ,プログラミング(コンピュータ)
一般件名典拠番号

510919900000000 , 510348100000000

分類：都立NDC10版 549.7
資料情報1 『Verilog HDLによるシステム開発と設計』　高橋 隆一／著 　共立出版　2008.11（所蔵館：中央　 請求記号：/549.7/5065/2008　 資料コード：5015984300）
URL https://catalog.library.metro.tokyo.lg.jp/winj/opac/switch-detail.do?lang=ja&bibid=1107672118

ページの先頭へ