資料詳細

目次

1.MOSFET

  1.1 MOS構造

  1.2 MOSFETと動作のあらまし

  1.3 MOSFETの電圧電流特性

  1.4 MOSFETの電圧電流特性の2次近似式

  1.5 垂直電界効果

  1.6 チャネル長変調効果

  1.7 サブスレショルド電流

  本章のまとめ

2.CMOSインバータ

  2.1 CMOSインバータ回路

  2.2 CMOSインバータの論理しきい値

  2.3 CMOSインバータの遅延時間

  2.4 nFET・pFETの対称性

  2.5 CMOSインバータ型ゲートの遅延時間の目安

  2.6 インバータによる大容量負荷の駆動

  2.7 CMOSインバータの消費電力

  本章のまとめ

  理解度の確認

3.線形回路の遅延モデル

  3.1 エルモアの遅延モデル

  3.2 ルビンシュタインの方法

  3.3 インバータ型ゲートのマクロモデル

  3.4 論理回路の遅延

  3.5 長い配線の駆動

  本章のまとめ

  理解度の確認

4.LSI製造プロセス

  4.1 シリコンウェーハの製造フロー

  4.2 LSI製造フローの概要

  4.3 リソグラフィー

  4.4 CMOSの製造フロー

  4.5 その他のCMOS構造

  4.6 チップの組立て

  4.7 LSIのテスト

  本章のまとめ

5.設計規則

  5.1 物理マスクと論理マスク

  5.2 λルール

  5.3 基板コンタクト

  5.4 ラッチアップ

  5.5 電気的パラメータ

  5.6 エレクトロマイグレーション

  5.7 入出力回路

  本章のまとめ

  理解度の確認

6.CMOSの基本ゲート回路

  6.1 論理関数の種類

  6.2 FETのスイッチモデル

  6.3 NAND・NORゲート回路

  6.4 インバータ型複合ゲート回路

  6.5 グラフによる双対回路の導出

  6.6 一般の複合ゲート

  6.7 パストランジスタ型ゲート回路

  6.8 3状態ゲート回路

  6.9 ダイナミック型ゲート回路

7.記憶回路

  7.1 記憶回路の基礎

  7.2 フリップフロップ

  7.3 大容量メモリ

  7.4 ROMのメモリセル回路

  7.5 SRAMのメモリセル

  7.6 DRAMのメモリセル

  7.7 不揮発性RAM

  7.8 CAM

  7.9 PLA

8.情報処理用LSIの基本要素

  8.1 データパスとコントローラ

  8.2 有限状態機械としてのコントローラ

  8.3 並列加算器

  8.4 並列乗算器

  8.5 シフト演算

  8.6 レジスタ

  8.7 バス方式

  8.8 カウンタ

  本章のまとめ

9.LSI設計の様式

  9.1 LSIの設計階層とカスタム設計

  9.2 階層設計と記述言語

  9.3 設計検証

  9.4 フロアプラン

  9.5 セルベース設計様式

  9.6 タイル法による設計様式

  9.7 マスクパターンの検証

  9.8 LSIの製造後設計検証

  本章のまとめ

ページの先頭へ