| ISBN |
4-320-12592-6
|
| ISBN13桁 |
978-4-320-12592-6
|
| タイトル |
SystemVerilogによるモデリングと論理合成
|
| タイトルカナ |
システム ヴェリログ ニ ヨル モデリング ト ロンリ ゴウセイ
|
| タイトル関連情報 |
ハードウェア記述言語による回路設計の基礎
|
| タイトル関連情報読み |
ハードウェア キジュツ ゲンゴ ニ ヨル カイロ セッケイ ノ キソ
|
| 著者名 |
篠塚 一也
／著
|
| 著者名典拠番号 |
110007637940000
|
| 並列タイトル |
RTL Modeling and Logic Synthesis with SystemVerilog
|
| 出版地 |
東京
|
| 出版者 |
共立出版
|
| 出版者カナ |
キョウリツ シュッパン
|
| 出版年 |
2026.1
|
| ページ数 |
12, 227p
|
| 大きさ |
26cm
|
| 価格 |
¥4600
|
| 内容紹介 |
ハードウェア記述言語としてSystemVerilogを採用し、回路設計をするために必要な基礎知識と基礎技術を解説する。SystemVerilogによる適切なRTL表現を準備する習慣が自然と身に付くテキスト。
|
| 書誌・年譜・年表 |
文献:p224～225
|
| 一般件名 |
ハードウェア記述言語
|
| 一般件名カナ |
ハードウェア キジュツ ゲンゴ
|
| 一般件名典拠番号 |
511860800000000
|
| 分類：都立NDC10版 |
549.7
|
| テキストの言語 |
日本語
|
| 資料情報1 |
『史跡原爆ドーム (広島県旧産業奨励館) 総括報告書
第2編 (保存活用計画編)』 広島市市民局文化スポーツ部文化振興課／編集
広島市市民局文化スポーツ部文化振興課 2025.3（所蔵館：中央
請求記号：D/523.1/5822/2
資料コード：7119086130）
|
| URL |
https://catalog.library.metro.tokyo.lg.jp/winj/opac/switch-detail.do?lang=ja&bibid=1154920519 |
